半導體封測行業正在經歷一輪史無前例的資本開支擴張。
比如，6月24日，長電科技（600584.SH）公告，擬投資78億元在上海臨港新建高端先進封測工廠，一期計劃2028年下半年完成。實際上，在2026年上半年，國內四家封測龍頭長電科技、通富微電（002156.SZ）、華天科技（002185.SZ）和甬矽電子（688362.SH）累計已宣佈擴產投資額超過270億元，全部聚焦AI算力核心領域。
所謂封測，是芯片製造出來後的最後一步，由封裝（將晶圓上切下來的裸片裝進外殼，保護並引出引腳）和測試（對封裝好的芯片進行功能、性能檢測，篩出不良品）兩部分組成。長期以來，封測在半導體產業鏈上充當的都是“配角”。
過去幾十年，芯片性能的提升主要靠製程微縮，即把晶體管做得越來越小，使得同樣面積的芯片上能放下更多晶體管，算力也隨之提升。比如，1971年英特爾第一款商用處理器4004上有2300個晶體管，到2024年英偉達的B200 GPU已經集成超過2080億個晶體管。
在製程微縮的這套邏輯裏，封裝的技術門檻和利潤率都不算高。但製程微縮正在逼近物理極限，當晶體管的柵極寬度只剩十幾個原子的時候，電子會因爲量子隧穿效應從半導體中“逃逸”（穿透本應阻隔它的絕緣層，導致漏電），晶體管的開關功能隨之失效。
於是，行業開始轉向另一條路徑：把多顆芯片縱向堆疊起來，用封裝工藝將它們連成一個整體，靠縮短芯片之間的物理距離來提升系統性能。在這方面，華爲7月3日更新的韜定律V2版論文給出了一份清晰的路線圖：邏輯摺疊（一種將芯片電路拆分到多層晶圓上縱向堆疊的技術）將從當前的兩層演進到三層、四層甚至更多層，每多疊一層，封裝端就要多做一輪完整的製造流程。
這也意味着，邏輯摺疊這條路徑正在把封裝從製造流程末端的“打包”環節，變成直接決定芯片性能上限的核心工序。對此，芯片說ICTIME首席分析師林美炳告訴經濟觀察報記者，當芯片從平面走向立體，封裝工藝的精度和複雜度已經接近甚至超過部分前道製程，封裝行業的角色正在被重新定義。
根據市場研究機構Yole的統計，2026年全球先進封裝市場規模達到522億美元，在整體封裝市場中的佔比首次突破54%。
供不應求
AI算力芯片對先進封裝產能的需求正在以超出預期的速度增長。
臺積電的CoWoS封裝（一種將算力芯片和高帶寬內存通過硅中介層連接在一起的2.5D封裝技術）是當前全球AI芯片的主流封裝方案，英偉達H100/H200/GB200、AMD MI300系列等產品均採用這一架構。臺積電董事長魏哲家在2026年4月的第一季度法人說明會上強調，先進封裝產能持續供不應求，英偉達、博通、AMD等頭部客戶已鎖定絕大部分產能，排期延至2026年底甚至更晚。
臺積電計劃到2027年將先進封裝年產能從當前的130萬片晶圓提升至200萬片，增幅超過50%。即便如此，市場調研機構仍然預計，全球2.5D封裝的嚴重短缺要到2027年纔會開始略有緩解。
與此同時，單顆AI芯片的封裝面積也在快速擴大。
記者在採訪過程中瞭解到，過去一顆算力芯片搭配五六顆HBM（高帶寬內存）來封裝，新一代產品已經是兩顆算力芯片加上多顆HBM的組合，封裝面積成倍增長。比如，同樣一張12英寸的CoWoS圓片，過去可以切出30到45顆封裝成品，封裝面積增大之後可能只能切出8顆左右。
另外，產能的消耗速度也遠快於產能的擴充速度。臺積電自身也在調整資源分配，將更多產能投向技術難度更高的3D封裝方向，部分2.5D項目開始向外溢出，這也給國內封測企業打開了一個承接窗口。
長電科技在4月30日的年度業績說明會上表示，公司2.5D產品加速量產導入運算電子領域，客戶需求持續強勁，一季度國內主要工廠訂單飽滿，產能利用率超過80%。長電科技董事、CEO鄭力此前在SEMICON China 2026上也談到了類似的趨勢：“當精度進入原子級之後，整個製造邏輯就發生了變化，芯片製造不再單純依賴晶體管尺寸的縮小，而是轉向通過系統結構優化來實現性能提升。”
國內封測企業在同步加碼擴產。公開信息顯示，通富微電的蘇州通富超威二期工廠5月正式開工，專爲AMD新一代服務器CPU和AI芯片配套高端FCBGA（倒裝芯片球柵陣列封裝）產線，一期產線已滿產排單至2026年年底。通富微電在年報中披露，蘇州工廠大尺寸多芯片產品良率達到OSAT（委外封裝測試代工）領先水平，檳城工廠3nm多芯片產品封裝也已通過驗證，bumping（凸點工藝）和晶圓測試順利投產。
華天科技（002185.SZ）在4月13日的年度業績說明會上表示，2025年聚焦國內CPU、GPU等重點客戶拓展與產業化落地，戰略客戶銷售目標完成率達到108%。華天科技2025年設立了南京華天先進封裝子公司，註冊資本20億元，專攻2.5D/3D封裝技術；2026年5月又追加30億元投資建設南京先進封測產業基地二期二階段項目。該公司還在2025年年報中披露，2.5D封裝技術平臺研發取得積極進展，CPO封裝技術研發也在推進中。
甬矽電子（688362.SH）在2026年初的一場投資者交流活動上也表示，公司2.5D封裝產線已於2024年四季度通線。該公司5月26日發佈的相關公告顯示，2.5D封裝產品線目前正在客戶送樣驗證階段，尚未實現量產。6月26日，該公司發佈對外投資公告，擬投資103億元建設先進封裝三期項目，建設期預計96個月。
封測企業之所以敢在先進封裝上大規模投入，根本原因在於利潤結構正在發生變化。
一位產業鏈人士告訴經濟觀察報記者，傳統封測的毛利率在十幾個點左右、淨利率則有四五個點，行業長期是半導體產業鏈上利潤最薄的一環，而先進封裝的淨利率可以接近30%，二者幾乎是兩種不同的生意。
從上市公司的財務數據也可以看到這種差異。比如，通富微電2026年一季度歸母淨利潤3.29億元，同比增長224.55%，利潤增速遠超營收增速，先進封裝業務佔比提升是主要原因。
當先進封裝在收入中的佔比持續上升，封測企業的利潤中樞也在跟着改變，但擴產速度仍受供應鏈約束。
在半導體設備行業工作多年的工程師蔣彬告訴經濟觀察報記者，先進封裝的資本密度遠超傳統封裝，每萬片月產能的資本開支需要80億元到100億元，比建一條28nm晶圓產線還貴，接近14nm晶圓產線的投入水平。從設備進場到通線、再到爬坡完成客戶導入，最快也需要一年半。
蔣彬表示，部分核心封裝設備的交期已經拉長到一年以上，封裝廠不是不想擴，是設備排不上隊。已有廠商因爲設備交付延遲而被迫調整擴產計劃，原定2026年新增的產能只能先開出一半，剩餘部分推遲到2027年。
此外，材料端同樣緊張，高端覆銅板的交期從正常的一週左右拉長到六週以上，ABF基板（一種用於高端芯片封裝的有機載板）的價格也在快速上漲。
在採訪過程中，多位業內人士告訴記者，按照當前的擴產節奏和設備交付週期，行業供需缺口至少還要維持三到四個季度。
多重挑戰
產能擴張解決的是量的問題，先進封裝面臨的技術挑戰同樣在加大。
林美炳告訴記者，AI服務器的BOM（物料清單）成本結構正在發生劇變。以英偉達A100（英偉達2020年發佈的一款數據中心GPU）服務器爲參照，彼時GPU的價值佔比高達90%到95%；而到了英偉達最新一代的Blackwell平臺，由於單顆GPU需要搭配更多的HBM和更大面積的封裝基板，GPU的價值佔比已降至約60%，存儲的價值佔比升至25%到30%，PCB（印製電路板）和光模塊的價值量增長了約三倍。
這意味着AI服務器中需要先進封裝工藝來集成的部件越來越多，封裝環節在整個算力硬件成本中的權重正在上升。
另外，互連效率和系統集成正在取代單一製程升級，成爲AI服務器性能提升的核心驅動力之一。
海光信息（688041.SH）副總裁應志偉告訴記者，AI算力集羣正在向萬卡規模升級，數據調度、內存協同成爲制約整體效率的關鍵環節。這些環節的物理實現高度依賴封裝工藝，芯片之間的通信距離每縮短一個量級，系統延遲和功耗都會有明顯改善。也就是說，封裝產能的緊缺不只影響單顆芯片的出貨，甚至可以卡住整個算力系統的交付節奏。
芯片從兩層堆疊走向三層、四層之後，封裝工藝面臨的技術挑戰也在同步升級，集中在三個方向：互連、散熱和基板材料。
傳統封裝靠微凸點把上下兩顆芯片連起來。微凸點是在芯片表面生長的數以百萬計的微小焊球，兩顆芯片的焊球對齊後加熱熔化，焊料把上下兩面粘在一起，實現物理連接和電氣導通。這種方式的瓶頸在間距：凸點之間普遍在20微米以上，做到十幾微米就已經非常困難。
間距越大，單位面積內能容納的連接通道就越少，芯片之間的通信帶寬就越受限。於是，混合鍵合（Hybrid Bonding）換了一種思路——取消凸點，直接在芯片表面刻出銅焊盤和二氧化硅介質層，兩片晶圓銅面對齊後通過加熱使銅膨脹，銅與銅、介質與介質完成原子級的直接互連。
這種工藝的間距可以做到5微米以下，未來甚至可以向1微米以內發展，連接密度比微凸點方案高出數個數量級。產業界以10微米作爲分界線，低於這個門檻的互連只能用混合鍵合來實現。
林美炳告訴記者，混合鍵合是先進封裝未來三到五年最確定的技術方向，且中國在存儲和邏輯芯片領域有機會率先大規模應用這項技術。
目前，三星、美光、SK海力士已經明確宣佈，下一代高帶寬內存HBM5（一種通過多層DRAM芯片垂直堆疊來大幅提升存儲帶寬的技術）的20層堆疊方案必須採用混合鍵合，傳統微凸點在物理上已經不可行。而在設備方面，全球混合鍵合設備市場目前由荷蘭BESI（貝思半導體）主導，佔據約70%的份額。
事實上，國產設備廠商在這個領域的追趕速度比光刻機要快得多。比如，拓荊科技（688072.SH）2025年年報顯示，該公司混合鍵合設備實現營收1.36億元，同比增長41.92%；該公司也是國內首家實現晶圓對晶圓混合鍵合商用量產的企業，設備對準精度達到±30nm（納米）。此外，北方華創（002371.SZ）在2026年3月的SEMICON China 2026展會上發佈了芯片對晶圓混合鍵合設備Qomola HPD30。
多位業內人士告訴記者，國產混合鍵合設備與國際領先水平的差距正在快速縮小，預計未來三到五年中國大陸將成爲這類設備與材料率先起量的市場。
散熱則是多層堆疊最棘手的工程問題。芯片疊在一起之後，下層的熱量必須穿過鍵合界面和上層芯片才能到達頂部散熱片，而上層芯片本身也在發熱。兩層疊在一起，單位面積的功率密度翻倍，層數越多，底層溫度越容易超過芯片的工作上限。
華爲在韜定律V2論文中提出了“熱感知分區”策略，在芯片設計階段就把高發熱的邏輯單元交錯排列，像棋盤一樣讓上下層避免高功耗區域重疊，同時研發超薄高導熱界面材料，從縱向和橫向同時插入散熱通道。
林美炳認爲，散熱方案正在從芯片外部走向芯片內部，未來封裝架構本身可能會直接集成碳化硅散熱板或金剛石導熱材料。
另外，基板材料也面臨升級壓力。當前主流的CoWoS封裝使用硅中介層或ABF有機載板作爲芯片之間的“橋樑”，隨着AI芯片面積越做越大、集成的芯粒越來越多，有機載板在大尺寸加工時容易因熱膨脹不均勻而翹曲、斷路，良率和可靠性都成問題。
相較而言，玻璃的熱膨脹係數遠小於有機材料，平整度更高，成本比硅中介層更低，也更容易製造成大尺寸，信號損耗特性還更適合高頻通信。目前，臺積電、三星、英特爾、AMD等公司均已在玻璃基板方向有所佈局。
康寧公司副總裁、康寧大中國區總裁兼總經理林春梅在接受經濟觀察報記者採訪時表示，玻璃封裝目前還沒有完全成熟，還沒有形成巨大的市場，但確實引起了行業關注。
長電科技6月24日公告擬追加78億元建設高端先進封測工廠，重點面向AI算力芯片、高性能處理器和汽車電子等領域。該公司在2025年年報中明確提到，將繼續推動2.5D/3D封裝、玻璃基板及光電合封（將光芯片和電芯片封裝在一起，用光信號替代電信號進行芯片間通信）等前沿領域的技術突破。
蔣彬認爲，封裝行業正在經歷的這輪變化和以往的週期性景氣波動不同，它是一次結構性的產業升級。當芯片封裝從平面走向立體，封裝廠需要的不只是更大的廠房和更多的設備，而是一整套和過去完全不同的工藝能力、材料體系和人才儲備。換句話來說，未來的封測行業，或將變得越來越像晶圓製造——重資產、高精度、長驗證週期。